在DDS系统中通过DDS内部倍频得到芯片参考时钟，内部倍频是否对输出信号有影响，比如说AD9951采用100M晶振然后芯片内部4
2018-09-26 14:15
使用V3.5库，芯片外接8M晶振却无法倍频。同样的程序使用其他开发板测试可以倍频，不知道为何呀，求助！！！！
2017-07-01 22:05
STM32F407VGT6使用内部16M晶振，没有使用PLL倍频，直接用HSI做时钟源程序可以正常跑通，但是使用PLL倍频后芯片就会反复重启，就算倍频到16M也会反复重
2025-03-12 06:04
芯片采用的ep4ce6e22c8n。由于应用需要，我这边将100M的输入倍频成200M，采用的quartus里的altpll来设定频率，奇怪的是我这边两块类似的板子只有一块能倍频成功，另一块反而速度
2019-07-17 20:55
可现在遇到一个问题，系统的晶振是40M，可我需要一个160M的输出信号，怎么才能在FPGA内部实现倍频呢？我看了它的说明书，上面说可以实现倍频，有PLL功能可是却没有具体的说明怎么实现倍频，用什么方法实现，能实现多少
2013-12-04 22:31
急急急，，求FPGA的任意整数倍频的电路设计代码，能是VHDL的最好！ （不是DCM或是DLL的）
2011-04-25 19:46
芯片用8MHZ的频率能工作倍频到64MHZ后就不能工作了，请问大神是什么问题。 补充内容 (2017-3-5 15:14): 频率提高到32M，delay函数死循环一直temp=SysTick->CTRL。
2017-03-05 12:39
实用倍频电路，分享一下。
2012-08-02 13:38
求做一个任意倍频的倍频电路，用CD4046来做~或者直接实现19倍倍频也行~谢谢大神用Proteus仿真的电路
2019-07-11 01:50
的时钟芯片CDCE421A，无源晶振30M无源晶振输入，30MLVDS输出，用于产生AD的低抖动时钟。 AD的电源使用1.8V，电源使用LDO转为1.8V后分为模拟电和数字电，两者之间使用电感隔离
2018-11-13 15:09
