• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • 降低液晶面板修复线的信号延迟及液晶线路修光修复

    引言 在液晶面板生产与修复过程中,修复线的信号延迟会严重影响修复效率与质量,同时液晶线路的损伤也需要有效的修复手段。研究降低信号延迟的方法以及液晶线路修光修复技术,对提

    2025-05-12 15:17 新启航半导体有限公司 企业号

  • 信号如何由phase得到延迟时间呢?信号的delay是怎样的?

    对于信号而言,phase shift是一个相对值,而time delay是绝对值。有时候我们关心time delay,那么如何由phase得到延迟时间呢?

    2023-12-01 16:49

  • 影响比较器传播延迟测量的参数

    要了解传播,必须首先查看正在测量的内容。假设有一个理想的比较器(无失调电压)。比较器基本上比较两个输入信号,当一个输入信号超过另一个输入信号时,输出跳闸。但输出不会瞬时改变;当

    2023-01-08 10:30

  • 互连层RC延迟的降低方法

    随着集成电路技术节点的不断减小以及互连布线密度的急剧增加,互连系统中电阻、电容带来的 RC耦合寄生效应迅速增长,影响了器件的速度。图2.3比较了不同技术节点下门信号延迟(gate delay)和互连

    2025-05-23 10:43

  • 什么是网络延迟?如何测量延迟

    延迟其实就是你在请求后需要等待的时间,就像等待快递送到家门一样。来看个例子,更容易理解它是怎么运作的。

    2024-03-07 11:38

  • 延迟类型介绍

    前两节中所介绍的门级电路都是没有延迟的,实际门级电路都是有延迟的。

    2023-03-30 11:31

  • Xilinx Vivado I/O延迟约束介绍

    的输入路径延迟。 在考虑应用板时,输入延迟表示以下各项之间的相位差: A.数据从外部芯片通过电路板传播到FPGA的输入封装引脚。 B.相关的板

    2020-11-29 10:01

  • SystemVerilog/Verilog中的各种延迟模型

    如果信号从0/1/z变化到x,那么此时的门传输延迟为上述三种延迟最小的.另外,在进行仿真时,有些逻辑门的输出不可能会出现高阻态z,所以对于这些逻辑门实际上就不存在关断延迟

    2023-04-09 10:26

  • 延迟报警电路

    延迟报警电路

    2009-09-04 14:21

  • 延迟队列的实现方式

    延迟任务 最近有一个需求,基于消息队列对数据消费,并根据多次消费的结果对数据进行重新组装,如果在指定时间内,需要的数据全部到达,则进行数据组装以及后续逻辑。简单的说,设置一个超时时间,如果在该时间内

    2023-09-30 11:17