我对使用源同步时钟将大量数据从一个FPGA移动到另一个FPGA感兴趣。但由于设计的性质，我没有很多可用的PLL，因此我无法发送许多时钟数据对。假设所有迹线具有相同的延迟，是否可以将一个源同步时钟与
2020-08-07 09:14
怎样通过“吞”脉冲去实现DAC相位调整？如何通过输入数据移位实现DAC相位调整？使用一个PLL能实现DAC同步吗？
2021-04-20 07:16
在UG-992的手册中第54页有一段说明：多片同步并不包括RF的同步化。是不是意味着同一个信号进入多片9371后会存在一种可能：由于多个芯片内部的
2018-08-15 06:36
我想做多个FPGA的时钟同步，目前的想法是用一个FPGA的内部时钟，复制到外接IO口，接到另一个FPGA的外部时钟引脚，波形有较小的相移但是可以保证同步。想问一下可以复
2019-01-21 15:07
从你们的芯片手册中了解到，CPU可以由多个外部高性能时钟驱动，由一个寄存器来控制使用的是内部PLL_CLK还是外部晶振，默认是外部晶振。那么我如果不放外部晶振，并且希望使用内部
2023-03-08 08:26
从你们的芯片手册中了解到，CPU可以由多个外部高性能时钟驱动，由一个寄存器来控制使用的是内部PLL_CLK还是外部晶振，默认是外部晶振。那么我如果不放外部晶振，并且希望使用内部
2023-03-03 08:13
时钟的边沿对数据进行判决我们先说一下器件内部时钟的使用：比如MCU - 在器件内部直接产生或者配合外接的振荡电路产生，就地使用，你不需要关心这些时钟信号在
2019-06-06 04:22
同步源和PLL源有什么异同？作用是什么？
2021-05-07 06:17
本文以并行多通道信号产生模型为依据，设计并实现了以FPGA为核心器件的并行多通道信号产生模块，主要包括FPGA系统设计和多通道波形产生模块设计。通过模块测试后发现，该模块具备产生高质量
2021-04-29 06:17
请教各位，同步源和PLL源有什么异同，它们的作用是什么？
2021-04-29 06:16
