电子发烧友网站提供《使用内部PLL同步多个并行器件.pdf》资料免费下载
2024-10-18 10:29
可以不用太在意。还有一个纠结的事情就是，一个PLL虽然最多可以产生5路输出，但是每个PLL却只对应有一个专用时钟输出管脚，意思也就是，如果你用一个PLL产生多个输出，还
2020-02-20 14:41
本章节介绍了 Cyclone® IV 器件系列中具有高级特性的层次时钟网络与锁相环 (PLL)，包括了实时重配置 PLL 计数器时钟频率和相移功能的详尽说明，这些功能使您能够扫描
2017-11-14 10:09
用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由相应的器件VCO，实现转成高频，但并不稳定，故利用锁
2022-01-26 07:17
的。 要实现此类配置，需要将数据同步到多个设备中或从多个设备中同步出去。AD9371包含用于同步基带采样和数据时钟所需的
2021-07-29 08:33
AT32F4xx定时器同步之并行模式展示3个TMR之间的并行同步模式。
2023-10-27 07:58
Si4133-EVB，Si4133-BT PLL频率合成器评估板。该板包括评估合成器所需的所有支持电路，包括参考时钟，用于外部测量设备的SMA连接，以及用于控制设备的个人计算机接口。 PC软件是一个易于使用的图形界面，允许用户通过并行端口连接直接输入频率，设置分频
2020-07-30 10:21
RCC器件的内部结构及应用
2019-03-26 07:11
eval-adf4xxxz-u***，用于SONET的PLL时钟发生器评估板，用于ADF4xxx PLL合成器的USB到并行适配器板
2019-09-03 06:48
分享VI程序代码名称:事件结构控制多个并行循环运行示例.vi适用平台:LabVIEW 2010代码作者:jmxu_nudt版权所有:共享原创/转载:原创代码代码版本控制:V1.0功能说明:本VI是1
2011-12-02 14:57
