方案简介:LVDS 是一种低摆幅的差分信号技术,利用非常低的电压摆幅(约 350mV)在 2 条 PCB 走线或者一对平衡电缆上通过差分进行数据的传输,即低压差分信号传
2023-06-13 10:41 深圳市优恩半导体有限公司 企业号
国芯思辰SC6301是高性能时钟调节器,支持JEDEC JESD204B。当使用设备和SYSREF时钟时,PLL2的14个时钟输出可配置去驱动7个JESD204B转换器或其他逻辑设备。SYSREF
2024-02-19 09:41 国芯思辰(深圳)科技有限公司 企业号