• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • wolfssl tcp client优化出

    嘿,如果我用优化级别1编译示例项目,那么内存在MPLAB X的仪表板上显示81%。如果我用优化级别3编译这个,那么内存显示97个百分点。为什么?通过优化级别S,内存显示74%.和声版本为1.06.

    2019-09-11 08:44

  • 变量优化

    你好,PSoc creator有一个问题,其中所谓的未使用的变量被优化出来,尽管事实上,他们被写入不止一次。C编译器不应该这样做。有什么事情可以做而不必关闭优化吗? 以上来自于百度翻译 以下为原文

    2019-05-28 08:14

  • 请教BGA出线问题?

    在BGA的PAD出线时,要穿过两个PAD之间,请问下规则设置时是走线设宽点还是设线到PADS的间距宽一点好? 如出线线宽设3.5mil,与焊盘的距离设4.5mil,还是做成出线线宽设4.5mil,与焊盘的距离设3.5

    2016-12-07 18:13

  • ucGUI的优化出现异常的显示

    在ucGUI优化的时候遇到的问题,哪位大神给看一下 优化的时候LCD_L0_DrawVLine和LCD_L0_DrawHLine代码如下[C] 纯文本查看 复制代码

    2019-03-20 06:35

  • flashdb初始化出现了问题这个怎么解决啊

    flashdb初始化出现了问题,这个怎么解决啊,是什么问题啊

    2023-01-31 15:37

  • 请问有MCP5746C的引出线工具或引出线电子表格吗?

    嗨,请问有 MCP5746C 的引出线工具或引出线电子表格吗

    2023-03-21 07:42

  • Allegro 差分对出线方式可以设置吗?

    我在走差分线的时候出线一定要走一段平行线然后才能转角度,在空间比较有限的地方很不方便,太占地方了。有些PCB的差分线在出线后马上就可以转角度,有什么地方可以设置吗?

    2016-06-29 20:45

  • Kicad 芯片出线折弯/拐角怎么回事?

    各位大神们,在用kicad 5. 默认设计规则没改,有的芯片引脚出线时会拐弯,非要按下 / 键才变直,需要怎么设置吗?麻烦请教下。另外出线后线和grid对不直也有拐角,grid已经是1mil了:

    2020-03-23 11:11

  • AP6212的SDIO通信已经正常,但是初始化出错什么原因?

    如下图所示,AP6212的SDIO通信已经正常,但是初始化出错,不知道什么原因? 我的WL_HOST_WAKE 引脚 没有用ART-Pi板子上的PE3脚,不知道是否对这个引脚有依赖?

    2024-03-26 06:51

  • 电子定时器(快门控制)根据原程序简化出问题

    我是学生,根据已有的程序,我简化出一个快门单次调节,但对于某些指令,比如0a全关(见附件),快门一就会开关不停。类似的其他指令8a,6a……,也都有相似的问题。希望有空帮我看一下哪里有问题,麻烦了,谢谢。

    2013-06-10 11:26