CRC码存储或传送后，在接收方进行校验过程，以判断数据是否有错，若有错则进行纠错。一个CRC码一定能被生成多项式整除，所以在接收方对码字用同样的生成多项式相除，如果余数为0，则码字没有错误；
2023-04-11 09:28
ASIC 设计是开发复杂电子系统的过程。该系统可制造成特殊用途的半导体设备，通常用于大批量应用或具有严格的功耗、性能和尺寸限制的应用。ASIC 系统设计人员使用高级语言并通过仿真和可视化来开发和评估算法。
2023-07-20 10:29
引言 在车身电子方面，国内外进行了系列的研究。上海理工大学陈家琪等人利用工控机和相关数据采集卡以及CAN总线智能接口，构建了一个集中式的车身电子
2010-12-22 10:53
当我们在对产品的FPGA代码做远程升级时，通常都是把加密后的下载文件发给用户，让用户在本地进行下载升级。但有时候由于我们没检查好，致使更新程序有问题，这样给到用户手上下载后，就会使得东西无法工作或者
2017-12-30 04:57
在SpinalHDL里在顶层一键优化代码中Stream/Flow代码生成的payload，fragment。 难看的代码 来看一段
2023-12-14 09:05
在实际的项目中，我们经常会遇到大规模模型代码生成的共享代码问题，而且常常还会涉及到自定制存储类，AUTOSAR Composition，多层数据管理方案等内容。该问题是一类经典问题，基本上每个月都会
2023-05-11 09:47
显式格式 (图 2 (a)) 将编辑序列表示为 2D 网格中 tokens 序列的序列。内部序列对文件中的 tokens 建立索引，外部序列对时间建立索引。任务是消耗前 t 行并预测在时间 t 进行的编辑的位置和内容。
2019-04-19 14:20
本系列第 2 部分中讨论的 Simulink 模型（“使用 MATLAB 和 Simulink 进行模式 S 检测和解码”）")2是一个仿真模型，具有足够的硬件特定保真度，以验证设计是否能够成功解码 ADS-B 消息。以该模型为起点，将讨论在 Zynq SDR 快速原型平台上运行的工作接收器设计所需的最后步骤。与本系列前面的文章一样，开发此工作设计所需的技能包括：熟练掌握 MATLAB 和 Simulink、Zynq 无线电硬件知识以及软件/硬件集成技能。
2023-01-08 09:50
特性 性能 使用指南 功能 CodeGeeX 是一个具有 130 亿参数的多编程语言代码生成预训练模型，采用华为 MindSpore 框架实现，在鹏城实验室“鹏城云脑 II”上使用 1536 个
2023-06-26 09:44
介绍几种自动生成verilog代码的方法。
2024-11-05 11:45
