PCB设计如何绕等长？阻抗会对信号速度产生影响吗？
2021-03-06 08:47
我的AD9446的工作在LVDS模式下，请问对于AD9446（100MHz），LVDS信号线的PCB走线的差分对间等长有没有要求？（PS：16对差分线，都做等长好复杂）谢谢！
2023-12-18 06:26
pciex2进行PCB设计时，收发数据线需要做等长么？
2016-02-15 15:12
以太网的接口信号，在PCB走线的时候，差分可以不等长么？如果要等长，误差是多少？
2023-04-07 17:38
原子大哥，由此看到你画PCB时，有考虑到时序，进行了等长线的画法，请问AD中如何设置等长线画法，有没有教程或者帖子推荐下！
2019-07-26 04:36
在PCB布局走线时CAN需要差分等长线吗？
2023-04-07 17:39
画PCB的时候，100khz的信号线一定要按照等长线来处理吗？
2018-04-13 13:02
最近在学习cadence，练习PCB时，发现等长条件不满足时，也没出现DRC报错，刚开始会出现ED错误的！求高手指教
2016-01-09 20:44
ADC出来到FPGA的并行数据线在PCB布线的时候是绕等长好还是不绕的好？MT-201笔记里的原话是“布设连接到接收器的数字走线时，请勿采用大量“转接”(tromboning)来使所有走线保持等长。”这个“大量”到底
2023-12-14 07:11
pcb editor里面调地址等长线的时候右下角出现的提示条是什么意思？有红色的绿色的？
2015-07-27 17:32
