我选用了AD9265采集数字信号。AD9265的时序图见上图。请问AD9265采用的是双边沿输入，单边沿输出么？能不能详细的描述一下？ 哪位大侠指点一下？谢谢！
2023-12-13 07:53
我选用了AD9265采集数字信号。AD9265的时序图见上图。请问AD9265采用的是双边沿输入，单边沿输出么？能不能详细的描述一下？哪位大侠指点一下？谢谢！
2019-01-15 11:15
我在手册上看到AD9361 LVDS模式发送数据的时钟要使用双边沿，在FPGA中，我将FB_CLK倍频到2倍使用单边沿发送数据，再将FB_CLK不变输出到ad9361，这样可以吗？还是必须在FPGA中直接使用FB_CLK双边
2018-10-15 09:21
对于设置了双边沿触发的定时器，如何判断当前的触发是下降沿触发的还是上升沿触发中断
2023-10-24 06:30
在使用中好像都是测得脉冲周期，双边沿可不可以只测高电平脉冲宽度？
2023-06-19 08:13
本帖最后由 s蝴蝶效应s 于 2018-6-9 16:38 编辑 为什么双边功率谱转换成单边功率谱，数组首元素却不转换。。。。。
2018-06-09 16:32
不过来吗？2.在能正常计数情况下，改为上长沿触发。按理说，比双边沿触发少了一倍，计数值应该也小一半。如双边沿触发，一圈计数20，000个，那么单边沿触发就应该是10000个。而实际上两种配置方式计数结果
2020-07-13 20:27
我正在尝试实现一个verilog代码，用于计算时钟的转换（ei：正向和负向转换）。以下verilog代码使用由“dualedgeregister”模块实现的双边沿寄存器。我使用其中的8个
2019-06-21 07:09
1、问题：使用xilinx的ZYNQ7010的PL部分实现类似双边沿单稳态触发电路。已知输入信号频率在7.9KHz~8KHz之间波动，波形为方波。当上升沿到来时跳变为高电平，在下降沿到来前降为低电平
2020-04-29 18:24
性，打算用第二种方法来实现； （2）PWM波形触发gpio引脚的双边沿外部中断（EXTI_InitStructure.EXTI_Trigger = EXTI_Trigger_Rising_Falling
2019-02-20 07:30
