电子发烧友

亚稳态是数字电路设计中最为基础和核心的理论。同步系统设计中的多项技术，如synthesis，CTS，STA等都是为了避免同步系统产生亚稳态。异步系统中，更容易产生亚稳态，因此需要对异步系统进行特殊的设计处理。学习So

2013-11-01 17:45

说起亚稳态，首先我们先来了解一下什么叫做亚稳态。亚稳态现象：信号在无关信号或者异步时钟域之间传输时导致数字器件失效的一种现象。

2019-09-11 11:52

可能会出现非法状态---亚稳态。亚稳态是一种不稳定状态,在一定时间后, 最终返回到两个稳定状态之一。亚稳态输出的信号是什么样子的? 对于系统有什么危害? 如果降低亚稳态

2012-12-04 13:51

的亚稳态事件，结合实例讲解，语言通俗易懂，由浅入深，特别举了多个实例以及解决方案，非常具有针对性，让人受益匪浅，非常适合对亚稳态方面掌握不好的中国工程师和中国的学生朋友，是关于亚稳态方面不可多得的好资料，强烈推荐哦！

2012-03-05 14:11

亚稳态概述01 亚稳态发生原因在 FPGA 系统中，如果数据传输中不满足触发器的 Tsu 和 Th 不满足，或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间（recovery time）不满足

2020-10-19 10:03

本帖最后由 eehome 于 2013-1-5 09:55 编辑 1. 应用背景1.1亚稳态发生原因在FPGA系统中，如果数据传输中不满足触发器的Tsu和Th不满足，或者复位过程中复位信号

2012-04-25 15:29

如果在具有多个时钟的非同步系统中使用FPGA，或者系统中的时钟频率或相位与FPGA所使用时钟频率或相位不同，那么设计就会遇到亚稳态问题。不幸的是，如果设计遇到上述情况，是没有办法完全解决亚稳态

2010-12-29 15:17

在 FPGA 系统中，如果数据传输中不满足触发器的 Tsu 和 Th 不满足，或者复位过程中复位信号的释放相对于有效时钟沿的恢复时间（recovery time）不满足，就可能产生亚稳态，此时触发器

2020-10-22 11:42

说起亚稳态，首先我们先来了解一下什么叫做亚稳态。亚稳态现象：信号在无关信号或者异步时钟域之间传输时导致数字器件失效的一种现象。接下来主要讨论在异步时钟域之间数据传输所产生的亚稳

2018-08-01 09:50