我刚来这地方。对于Verilog中的FPGA乘法，在进行多重校对之前，是否需要扩展有符号数的符号位？或者，有一个库可以自动处理这部分，就像我们如何使用VHDL进行乘法一
2019-11-05 09:47
大家好，我在Virtex5上实现MAC（乘法和累加）单元。乘法器输入8位被乘数和9位有符号乘法器。我的问题是实施的可行性是什么; DSP Slice或Fabric逻辑片
2020-03-27 10:33
HelloIm试图编写代码来计算16位无符号整数乘法的16位的机器周期，IM使用PIC16F87 4 MHz振荡器。我知道在4 MHz时，1个机器周期需要1U。但是我不知道如何用16位无符号整数
2019-03-27 06:47
小弟我最近被一个问题纠结好久，就是有符号，无符号数，原码补码之间的运算，比如举个例吧，-6和7，我去算它们之间的加法和乘法。假设输入数据用8位2进制表示。首先，-6的原码是10000110，补码
2021-06-24 10:00
嗨....我是Xlinx FPGA的新手，想要在Spartan 6上实现乘法。我知道我们可以使用DSP切片来实现乘法，但我不想使用DSP切片，让我说如果我在做一些乘法需要多达2 LUT`show，SPARTAN 6将
2019-08-08 10:19
模拟乘法器为何没输出信号我在仿真analog 的乘法器。我使用的是 Multisim 自带的库文件。器件用的 AD834。我画好设计图后，接上虚拟示波器。可是，信号发生器里有信号，乘法器后没有。请问各位高人，我哪里画
2022-04-01 16:48
在数字化飞速发展的今天，人们对微处理器的性能要求也越来越高。作为衡量微处理器性能的主要标准，主频和乘法器运行一次乘法的周期息息相关。因此，为了进一步提高微处理器性能，开发高速高精度的乘法器势在必行
2019-09-03 08:31
最近调用乘法器的ip核为了进行有符号的16位乘法运算，查看内部输入信号 都正常不清楚为啥modelsim仿真的输出脚就是高阻态，求教各位了。谢谢{:23:}
2013-04-10 16:32
嗨，是否有支持小数值乘法的Xilinx IP内核？谢谢＆amp;问候Preeti
2020-05-04 12:51
本文介绍了32 位浮点阵列乘法器的设计， 采用了改进的Booth 编码， 和Wallace树结构， 在减少部分积的同时， 使系统具有高速度， 低功耗的特点， 并且结构规则， 易于VLSI的实现。
2021-05-08 07:44
