为确保芯片能可靠的工作，应用处理器的上下电通常都要遵循一定时序， 本文以i.MX6UL应用处理器为例，设计中就必须要满足芯片手册的上电
2019-10-18 07:53
为什么有不同的上电时序
2023-11-02 08:13
1.问下aurix的TC397的上电时序要求是怎样的呢？ 2.有看视频说TC3XX系列没有上电
2024-06-04 09:39
输出电压正常。现在想配置上电时序，1V>1.8V>3.3V，按照器件手册的图33设计的电路原理
2025-04-18 06:22
请问能提供C6678上电芯片时序控制，以及配置端口电平和时序的Verilog代码吗？
2018-06-21 04:32
你好我正在使用atlys主板，我必须在spartan-6上实现ddr2（MT47H64M16-25E）接口，...通过使用MIG及其示例设计，在模拟中一切正常....通过注意ddr2接口，例如
2019-10-28 07:46
你好，AD7982的VREF与VDD/VIO之间是否有时序要求？手册里没查到。在目前我们的设计中，VREF(5V)先于VDD(2.5V)和VIO(2.5V)上电，不知是否会有问题。谢谢。
2019-01-08 13:56
如果要求输出是vdd=3.3v，我是不是可以这样设计上电顺序：首先设置Vgg=-2V，再VCtrl=1V，再Vdd=3.3V，然后调节Vgg，使Igg=140mA，那么它们之间的上
2023-11-22 07:14
0-50ms，我特意测试了一下DEMO板上的5个电压上电时序，根据截图可见实际并非如手册上讲的那么严格，截图是两两比较的
2018-05-25 04:36
现在的FPGA还严格要求上电时序吗？想请教一下大家
2017-09-26 15:39
