在linux系统上实现vivado调用VCS仿真教程 作用：vivado调用VCS仿真可以加快工程的仿真和调试，提高效率
2018-07-05 03:30
本文通过一个简单的例子，介绍Vivado 下的仿真过程。主要参考了miz702的教程，同时也参考了Xilinx的ug937, xapp199.。
2018-11-10 10:53
本篇文章来源于微信群中的网友，分享下在SpinalHDL里如何丝滑的运行VCS跑Vivado相关仿真。自此仿真设计一体化不是问题。
2022-08-10 09:15
本人需要利用Vivado软件中的DDS核生成一个正弦信号。由于后期还要生成线性调频信号，如果直接编写代码生成比特流文件下载到板子上进行验证会使工作的效率大大下降，所有想利用Vivado软件功能仿真，这样可以极大的提高
2018-07-13 08:32
前年，发表了一篇文章《VCS独立仿真Vivado IP核的一些方法总结》(链接在参考资料1)，里面简单讲述了使用VCS仿真Vivado IP核时遇到的一些问题及解决方案
2022-08-29 14:41
在使用JTAG仿真器在vivado环境下抓信号时，报如下错误:
2023-11-14 10:37
联调仿真分析，操作简单。你几乎不需要手动敲Tcl指令就可以进行仿真，自动化程度更高。
2023-03-14 10:55
此篇文章里，我们将通过使用InTime来检验Vivado 2017.1和Vivado2016.4之间的性能对比。 概要：分别进行了3个Vivado 2017.1对Vivado
2018-07-04 11:23
数字电路设计中一般包括3个大的阶段：源代码输入、综合和实现，而电路仿真的切入点也基本与这些阶段相吻合，根据适用的设计阶段的不同仿真可以分为RTL行为级仿真、综合后门级功能仿真
2018-07-02 08:43
在FPGA设计里，设计仿真完成RTL代码设计后便是交给设计套件进行综合及布局布线。在综合过程里，Vivado里提供的参数选项有点儿多，今天闲暇抽空梳理下。
2022-07-03 10:38
