本帖最后由 破茧化蝶 于 2016-4-8 16:05 编辑 在原理图的lib中已经指定好了元件封装，可是在画原理图的时候原件还是没有封装的，以至于导入的时候报错
2016-04-08 16:01
在原理图的lib中已经指定好了元件封装，可是在画原理图的时候原件还是没有封装的，以至于导入的时候报错！原理图原件和原件封装
2019-08-05 04:36
网络表是pcb自动布线的灵魂，是原理图与电路板设计的接口。只有将网络表导入后，才能进行电路板的布局布线。 单击菜单Design，选择Load nets，弹出如图19所示的
2018-09-04 16:20
产生网络表：网络表已经导入了，可在pcb中没有呢，当看[Viewlog]时出现了：这是怎么回事，怎样解决呢？
2022-03-20 13:05
为什么我的软件在“design”中找不到“updata pcb document pcb1.pcb.sch. 后面的就进行不下去了。就没有办法导入网络表
2014-09-18 22:09
哪位高手能指点一下,Allegro 中10层板中导出的DIP封装能够直接导入到4层板中吗，会不会存在由于内层命名不同而导致的不能正确连接的问题?比如10层板中地层叫pgp02,4层板中叫GND
2011-12-29 17:21
如图所示封装是从PCB导出的封装。现重新调用导入另外一个PCB中之后，出现如图所示框选的部分还都在。请问是直接在封装中删除还是在PCB中设置一下就可以解决。请各路大神不
2019-04-16 03:59
单击菜单Design，选择Load nets，弹出如图1所示的导入网络表对话框。单击Browse调入自己的网络表。修改完全部错误后，按下Execute 按钮进行元件放置。
2023-08-24 14:30
请教各位大虾：我在网络表导入前，在keepoutlayer中画了个框子，可是当网表导入后，原件全都到框子内部了，这是什么原因啊？不是应该在外面的吗？该如何设置啊？
2012-06-26 22:31
新手小白，想问ad原理图导入padslayout各种缺封装怎么就解决？有的修改了原理图和封装名字一样可以导入，有的不行。
2017-08-11 17:58
