• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
大家还在搜
  • OJ11/J

    JUMPERFG/PACKED

    2023-03-30 17:22

  • 3071-10PK

    3071 10 PACKED

    2023-03-22 15:31

  • 1414-10PK

    1414 10 PACKED

    2023-03-28 20:26

  • A9A-10PK

    LAMP A9A 10 PACKED

    2024-03-14 21:01

  • 1PA12

    PACKED OF SEALING PARTS

    2023-03-29 22:37

  • 2182-10PK

    LAMPS TO BE 10 PACKED

    2023-03-28 20:26

  • 4009BPEGPL-10PK

    4009BPEGPL 10 PACKED

    2023-03-22 15:31

  • SystemVerilog中的Packed Structure

    一个packed structure有很多的bits组成,这些bit在物理上连续存储。packed structure只允许包含packed数据类型。

    2022-11-07 10:17

  • 3150-203-10PK

    3150-203 10 PACKED

    2023-03-22 15:31

  • SystemVerilog中的Packed Union

    packed union相比unpacked union最大的一个区别就是,在packed union中,所有成员的大小必须相同,这就保证了不管union中存储了哪一个成员,最终这个union的大小是一样的。也正是加了这个限制,所以

    2022-11-12 09:05