一、引言随着电路设计高速高密的发展趋势，QFN封装已经有0.5mm pitch甚至更小pitch的应用。由小间距QFN封装的器件引入的PCB走线扇出区域的串扰问题也随着
2022-11-21 06:14
在PCB电路设计中有很多知识技巧，之前我们讲过高速PCB如何布局，以及电路板设计最常用的软件等问题，本文我们讲一下关于怎么解决PCB设计中消除串
2020-11-02 09:19
间耦合以及绕线方式等有关。随着PCB走线信号速率越来越高，对时序要求较高的源同步信号的时序裕量越来越少，因此在PCB设计阶段准确知道PCB走线对信号时延的影响变的尤为重要。本文基于仿真分析DK，
2015-01-05 11:02
1.增加平行线之间的间隔，不要走长的平行线；线间距不小于线宽；2.如果空间允许，在两条平行线之间加一条地线。3.微带线中导线尽量与地平面接近（小于10mil），4.在地平面的边沿尽量不要走线5.争取
2015-03-06 10:19
双绞线的性能在一直不断的提高，但有一个参数一直伴随着双绞线，并且伴随着双绞线的发展，这个参数也越来越重要，它就是串扰 (Crosstalk)。串扰是影响数据传输最严重的
2018-01-19 11:15
PCB设计中有诸多需要考虑到安全间距的地方。在此，暂且归为两类：一类为电气相关安全间距，一类为非电气相关安全间距。 电气相关安全
2020-08-07 07:41
串扰是信号完整性中最基本的现象之一，在板上走线密度很高时串扰的影响尤其严重。我们知道，线性无缘系统满足叠加定理，如果受害线上有信号的传输，
2019-04-18 09:30
高速电路信号完整性分析与设计—串扰串扰是由电磁耦合引起的，布线距离过近，导致彼此的电磁场相互影响串
2009-09-12 10:31
PCB的书籍上经常说：不要平行走线、加大平行走线的间距，避免干扰。但是，大多数没有告诉我们受到干扰的机理和模型是什么。而且实际中，做不到“不平行走线”。所以要求我们要知道：如何做到平行走线也不出现干扰？对于哪些信号要特别注意加大平行走线的
2013-11-30 14:54
本帖最后由 cooldog123pp 于 2019-8-10 22:44 编辑 3W规则：3w就是两条线的间距是线宽的两倍 如图1 图1为了减少线间串扰，应保证线间距
2015-12-12 20:37
