。Freescale公司P5020为处理器进行分析，模块配置内存总线数据传输率为1333MT/s，仿真频率为666MHz. 3.1仿真前准备 在分析前需根据DDR3的阻抗与印制板厂商沟通确认其PCB的叠层结构
2014-12-15 14:17
Cadence 平板电脑6层板DDR3 PCB layout设计视频教程下载链接链接：http://pan.baidu.com/s/1FJNhO密码：jfa3播放密碼：
2015-07-30 21:34
` 本帖最后由 eda-layout 于 2015-4-5 21:33 编辑 Cadence 6层板DDR3 PCB layout设计视频教程下载链接: http
2014-12-17 21:16
大家好，我刚刚接触AM3359，板子在DDR3的调试中，遇到了一个问题，希望得到大家的帮助。 DDR3的参数设置中，有两个参数很是奇怪，一个是EMIF_SDCFG，这个
2018-05-15 05:49
cadence 6層板DDR3 PCB layout設計視頻
2016-12-07 23:30
Cadence 16.6 12层板高速PCB设计DDR3实例 视频教程
2014-09-23 01:20
最近我在调试自制6657板子的DDR3初始化，发现一个很奇怪的现象，百思不得其解，我分别用GEL和KEYSTONE DDR3 INIT 在6657EVM开发板上做DDR3
2019-01-08 10:19
大家好，我在DDR3规格中发现JEDEC79-3E定义VOH（DC）是DC输出高测量级别（用于IV曲线线性）。但是没有关于如何测量高输出直流输出的指南，特别是当信号在高电压时有环时，请参见附图。谁能
2019-04-17 13:59
自己设计的板子，使用的DDR3型号为4片MT41J128M16HA125。芯片频率是1600M，现配置PHY的参数如下： 现在对这个DQS和CK的值有些疑问，不知道这个值是否指的就啊PCB上
2018-06-21 17:25
飞思卡尔DDR3硬件+PCB设计参考
2014-10-24 13:52
