PSoC Creator组件数据手册/PSoC 4：三态缓冲器 (Bufoe) 组件是非反相缓冲器，其使能信号高电平有效。当输出使能信号为真时，次缓冲器用作标准
2013-07-03 11:15
反相器的速度与哪些因素有关？什么是转换时间和传播延迟呢？怎样去设计一种CMOS三态缓冲器的电路呢？
2021-10-20 06:24
如图是一个三态反相缓冲器，我想把它和一个自偏电阻连起来做一个放大器。
2019-01-28 16:40
我正在寻找在Spartan 3A中使用多路复用器与三态缓冲器之间的比较。从某个区域和时间角度来看哪个更好？谢谢，戴尔以上来自于谷歌翻译以下为原文I'm looking for a
2019-01-16 10:37
如果我在其中一个存储器上使用32位三态输出，则合成器会添加一个切片。有人能告诉我内部三态缓冲器在FPGA架构中的位置（我得到了kintex 7）吗？我在CLB指南中找了
2019-03-04 13:17
在一起，并且在需要将门彼此分离的应用中，可以使用三态缓冲器或三态输出驱动器。“三态缓冲器”除了上面看到的标准数字
2021-01-26 09:16
没有选通的话它就处于高阻态，相当于没有接在总线上，不影响其它器件的工作。 如果你的设备端口要挂在一个总线上，必须通过三态缓冲器。因为在一个总线上同时只能有一个端口作输出，这时其他端口必须在高阻
2019-01-08 11:03
嗨，我写了一个非常简单的代码，其中FGPA从/向处理器读/写。我使用以下代码推断数据总线的三态缓冲区（16位宽）。 - 推断IOBUF io_datah s_data_read注意
2019-03-08 14:01
本帖最后由 sunboy25 于 2019-5-16 09:54 编辑 我想问一下，有谁知道哪个教程中有介绍三态缓冲器和译码器在电路的使用方法？
2019-05-15 22:55
1、AD5420的SDO是否是三态输出脚2、MCU的SPI接口配置CPOL=0、CPAH=0，是否正确
2018-12-20 09:26
