本文首先会对这个问题进行一般性地分析，在此基础上我们将以德州仪器公司 10G SERDES 器件 TLK10002 为例，提出一个新的解决方案，即采用双时钟模式提供
2013-09-26 14:34
SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。
2024-01-04 09:04
SerDes是SERializer（串行器）/DESerializer（解串器）的简称，是一种主流的时分多路复用（TDM)、点对点（P2P）的串行通信技术。
2023-11-14 09:32
这些问题，那么对于SerDes的开发也不再是难事。本文试着从一个SerDes用户的角度来理解SerDes是怎么设计的。
2023-10-16 14:50
FIFO，可以直接在自己的设计中配置和使用它，该设计是完全可综合的。 为什么要自己设计FIFO 那么，为什么呢？网上有很多关于 FIFO 的 Verilog/VHDL 代码的资源，过去，我自己也使用过其中的
2023-06-14 09:02
异步FIFO存储器是一种在数据交互系统中得到广泛应用的先进先出逻辑器件，具有容纳异步信号的频率（或相位差异）的特点。使用异步FIFO可以在两个不同时钟系统之间快速而方便地传输实时数据。因此，异步
2020-01-29 16:54
SerDes是一种功能块，用于对高速芯片间通信中使用的数字化数据进行序列化和反序列化。用于高性能计算（HPC）、人工智能（AI）、汽车、移动和物联网（IoT）应用的现代片上系统（SoC）都实现了
2025-03-27 16:18
尽管设计和验证很复杂，SERDES 已成为 SoC 模块不可或缺的一部分。随着 SERDES IP 模块现已推出，它有助于缓解任何成本、风险和上市时间问题。
2023-10-23 14:44
随着SerDes芯片集成度、复杂度、传输速率的不断提高，传统的自动化测试系统已经无法满足SerDes测试速率需求。但通过Nautilus UDI方案的导入，成功实现了32 Gbps
2018-06-10 10:51
最近加的群里面有些萌新在进行讨论**FIFO的深度**的时候，觉得 **FIFO的深度计算比较难以理解** 。所
2023-11-28 16:19
