本文介绍了一种利用外部SRAM和CPLD构成的廉价、高速、大容量先进先出缓冲器FIFO的设计方法。
2021-04-09 06:12
本文介绍一种基于FIFO结构的优化端点设计方案。
2021-05-31 06:31
SOPC中的Avalon总线是什么？Nios II系统中的紧耦合存储器该如何去设计？怎样去设计一种SRAM的接口？
2021-05-28 06:44
为什么要设计一种异步FIFO？异步FIFO的设计原理是什么？怎样去设计一种异步FIFO？
2021-06-18 09:20
本文讨论了在ASIC设计中数据在不同时钟之间传递数据所产生的亚稳态问题，并提出了一种新的异步FIFO的设计方法，并用VHDL语言进行描述，利用Altera公司的Cyclone系列的EP1C6进行硬件实现，该电路软件仿
2021-04-29 06:54
SRAM是随机存取存储器的一种。“静态”是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。SRAM不需要刷新电路即能保存它内部存储的数据。SRAM功耗取决于它的
2020-12-28 06:17
FIFO队列是什么？怎样去设计一种采用覆盖机制的FIFO队列模型呢？
2021-12-08 06:07
本文设计了一个基于SRAM的交换矩阵的输入端口，该设计有效的消除了输入排队链头阻塞的问题，极大地提高交换开关的利用率，将输入端口数据报文存放在片外
2021-05-19 06:39
可以用单电源构成的稳定参考源电路图
2019-10-15 09:00
你好，我想使用FX2LP在8位从FIFO模式，但使用供应商的命令，我想改变I/O值，然后返回到奴隶FIFO模式。在厂商命令操作期间，PD4值被固件设置为“0”，但是当返回到从FIFO模式时，它不能保持其值并变为“1”
2019-08-19 11:51
