在有些工艺中,gate与active的间距分为相关和不相关两种,其值是不一样的,想请问下大家,drc文件中应该怎样写才能确保所有gate与active的间距都能查出?
2010-05-31 20:55
本帖最后由 一只耳朵怪 于 2018-6-19 15:21 编辑 本人使用的是TI6678evm+ccsv5.2环境,在学习gate的相关用法。发现很多模块里面都提供了gate相关
2018-06-19 07:22
异或门,英文名Exclusive OR Gate,简称为XOR Gate,它是一种重要的数字逻辑门,可以实现异或逻辑,即当且仅当其中一个输入为高时,输出为高。如果两个输入均为低或高,则输出为低。
2022-10-31 16:06
大四电路女一枚,做毕设时,全编译一直出现Error: Gate Level Simulation Netlist not found -- run EDA NetList Writer
2015-05-05 14:31
Design And Application Guide For High Speed MOSFET Gate Drive CircuitsThe main purpose
2009-03-31 13:52
今天我们要介绍的时序分析概念是clock gate。 clock gate cell是用data signal控制clock信号的cell,它被频繁地用在多周期的时钟path,可以节省功耗。
2023-07-03 15:06
红外门电路2例 (Infrared gate 2) This is an infrared gate with two sensors planned to use in the wall
2010-01-09 08:25
Optically isolated gate drivers, that supply low level signalvoltages to drive power switches
2009-05-12 11:02
Design And Application Guide For High Speed MOSFET Gate Drive CircuitsThe main purpose
2009-03-27 16:04
传三星正积极研究Gate-last工艺 据消息来源透露,三星公司的芯片制造技术发展战略可能发生较大的变化,他们正在考虑转向使用gate-last工艺制作high-k器件。按
2010-03-12 11:04