• 发文章

  • 发资料

  • 发帖

  • 提问

  • 发视频

创作活动
0
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
返回

电子发烧友 电子发烧友

  • 全文搜索
    • 全文搜索
    • 标题搜索
  • 全部时间
    • 全部时间
    • 1小时内
    • 1天内
    • 1周内
    • 1个月内
  • 默认排序
    • 默认排序
    • 按时间排序
  • 全部板块
    • 全部板块
大家还在搜
  • FD1157H-带有嵌入式霍尔传感器的智能电机驱动器 封装SIP-4L

    概述 FD1157H是一个嵌入式霍尔传感器的双线圈电机驱动器。它集成了电机驱动器和霍尔传感器,简化了PCB(印刷电路板)的设计,使小型电机的制造成为可能。锁定关闭和自动重启功能,防止电机过热,锁定后重新启动电机。采用“软开关”相位切换技术来降低振动和声噪声。热停机保护,确保电机驱动器在规定的温度范围内运行。上述所有保护机制结合起来,为电机系统提供了一个完整的保护方案,防止电机系统遭受可能的损坏,并保证正确运行。 特点 电机驱动器集成霍尔传感器 锁关闭保护和自动重启功能 精确的磁开关阈值 “软开关“相位切换技术,以减少振动和声噪声 热关闭保护 在SIP-4L包中可用 用于12V系统

    2024-03-28 17:54

  • FPGA零基础学习系列精选:半导体存储器和可编程逻辑器件简介

    大侠好,欢迎来到FPGA技术江湖。本系列将带来FPGA的系统性学习,从最基本的数字电路基础开始,最详细操作步骤,最直白的言语描述,手把手的“傻瓜式”讲解,让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。 系统性的掌握技术开发以及相关要求,对个人就业以及职业发展都有着潜在的帮助,希望对大家有所帮助。后续会陆续更新 Xilinx 的 Vivado、ISE 及相关操作软件的开发的相关内容,学习FPGA设计方法及设计思想的同时,实操结合各类操作软件,会让你在技术学习道路上无比的顺畅,告别技术学习小BUG卡破脑壳,告别目前忽悠性的培训诱导,真正的去学习去实战应用,这种快乐试试你就会懂的。话不多说,上货。 半导体存储器和可编程逻辑器件简介 半导体存储器是一种能存储大量二值信息的半导体器件。在电子计算机以及其他一些数字系统的工作过程中,都需要对大量的数据进行存储。因此,存储器也就成为了数字系统不可缺少的组成部分。 由于计算机处理的数据量越来越大,运算速度越来越快,这就要求存储器具有更大的存储容量和更快的存取速度。通常把存储量和存取速度作为衡量存储器性能的重要指标。因为半导体存储器的存储单元数目及其庞大而器件的引脚数目有限,所以在电路结构上就不可能像寄存器那样把每个存储单元的输入和输出直接引出。为了解决这个矛盾,在存储器中给每个存储单元编了一个地址,只有被输入地址代码指定的那些存储单元才能与公共的输入/输出引脚接通,进行数据的读出或写入。 半导体存储器的种类很多,首先从存、取功能上可以分为只读存储器(read only memory 简称ROM)和随机存储器(random access memory 简称RAM)两大类。 ROM:只读存储器(Read-Only Memory)是一种只能读取资料的存储器。在制造过程中,将资料以一特制光罩(mask)烧录于线路中,其资料内容在写入后就不能更改,所以有时又称为“光罩式只读内存”(mask ROM)。此内存的制造成本较低,常用于电脑中的开机启动如启动光盘,在系统装好的电脑上时,计算机将C盘目录下的操作系统文件读取至内存,然后通过cpu调用各种配件进行工作这时系统存放存储器为RAM。 ROM:可编程只读存储器(Programmable ROM,PROM)之内部有行列式的熔丝,是需要利用电流将其烧断,写入所需的资料,但仅能写录一次。PROM在出厂时,存储的内容全为1,用户可以根据需要将其中的某些单元写入数据0。部分的PROM在出厂时数据全为0,则用 户可以将其中的部分单元写入1, 以实现对其“编程”的目的。PROM的典型产品是“双极性熔丝结构”,如果我们想改写某些单元,则可以给这些单元通以足够大的电流,并维持一定的时间,原 先的熔丝即可熔断,这样就达到了改写某些位的效果。另外一类经典的PROM为使用“肖特基二极管”的PROM,出厂时,其中的二极管处于反向截止状态,还 是用大电流的方法将反相电压加在“肖特基二极管”,造成其永久性击穿即可。 EPROM:可抹除可编程只读存储器(Erasable Programmable Read Only Memory,EPROM)可利用高电压将资料编程写入,抹除时将线路曝光于紫外线下,则资料可被清空,并且可重复使用。通常在封装外壳上会预留一个石英透明窗以方便曝光。 OTPROM :一次编程只读存储器(One Time Programmable Read Only Memory,OTPROM)之写入原理同EPROM,但是为了节省成本,编程写入之后就不再抹除,因此不设置透明窗。 EEPROM :电子式可抹除可编程只读存储器(Electrically Erasable Programmable Read Only Memory,EEPROM)之运作原理类似EPROM,但是抹除的方式是使用高电场来完成,因此不需要透明窗。 FLASH :快闪存储器(Flash memory)的每一个记忆胞都具有一个“控制闸”与“浮动闸”,利用高电场改变浮动闸的临限电压即可进行编程动作。 随机存取存储器(英语:Random Access Memory,缩写:RAM),也叫主存,是与CPU直接交换数据的内部存储器。它可以随时读写(刷新时除外),而且速度很快,通常作为操作系统或其他正在运行中的程序的临时数据存储介质。RAM工作时可以随时从任何一个指定的地址写入(存入)或读出(取出)信息。它与ROM的最大区别是数据的易失性,即一旦断电所存储的数据将随之丢失。RAM在计算机和数字系统中用来暂时存储程序、数据和中间结果。 SRAM : 静态随机存储器(SRAM)是在静态触发器的基础上附加门控管而构成的。因此,它是靠触发器的自保功能存储数据的。SRAM存放的信息在不停电的情况下能长时间保留,状态稳定,不需外加刷新电路,从而简化了外部电路设计。但由于SRAM的基本存储电路中所含晶体管较多,故集成度较低,且功耗较大。 DRAM :动态随机存储器(DRAM)利用电容存储电荷的原理保存信息,电路简单,集成度高。由于任何电容都存在漏电,因此,当电容存储有电荷时,过一段时间由于电容放电会导致电荷流失,使保存信息丢失。解决的办法是每隔一定时间须对DRAM进行刷新,使原处于逻辑电平“l”的电容上所泄放的电荷又得到补充,原处于电平“0”的电容仍保持“0”,这个过程叫DRAM的刷新。 上述简单介绍了各类存储器,内部结构和驱动原理不在介绍,有兴趣的读者可以自己查阅资料。 集成电路(integrated circuit)是一种微型电子器件或部件。采用一定的工艺,把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起,制作在一小块或几小块半导体晶片或介质基片上,然后封装在一个管壳内,成为具有所需电路功能的微型结构;其中所有元件在结构上已组成一个整体,使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。它在电路中用字母“IC”表示。集成电路发明者为杰克·基尔比(基于锗(Ge)的集成电路)和罗伯特·诺伊思(基于硅(Si)的集成电路)。当今半导体工业大多数应用的是基于硅的集成电路。 集成电路是20世纪50年代后期一60年代发展起来的一种新型半导体器件。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺,把构成具有一定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上,然后焊接封装在一个管壳内的电子器件。其封装外壳有圆壳式、扁平式或双列直插式等多种形式。集成电路技术包括芯片制造技术与设计技术,主要体现在加工设备,加工工艺,封装测试,批量生产及设计创新的能力上。 ASIC即专用集成电路,是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。 在设计一个复杂的数字系统后,在用量不大的情况下,设计和制造这样的专用集成电路不仅成本很高,而且设计、制造的周期很长。可编程逻辑器件(programmable logic device 简称PLD)的研制成功为解决这个问题提供了理想途径。 PLD是做为一种通用集成电路产生的,他的逻辑功能按照用户对器件编程来确定。一般的PLD的集成度很高,足以满足设计一般的数字系统的需要。这样就可以由设计人员自行编程而把一个数字系统“集成”在一片PLD上,而不必去请芯片制造厂商设计和制作专用的集成电路芯片了。 基于SRAM(静态随机存储器)的可重配置PLD(可编程逻辑器件)的出现,为系统设计者动态改变运行电路中PLD的逻辑功能创造了条件。PLD使用SRAM单元来保存配置数据。这些配置数据决定了PLD内部的互连关系和逻辑功能,改变这些数据,也就改变了器件的逻辑功能。 下面我们介绍两种常用的PLD器件:CPLD和FPGA; CPLD:复杂可编程逻辑器件,CPLD主要由逻辑块、可编程互连通道和I/O块三部分构成。CPLD中的逻辑块类似于一个小规模PLD,通常一个逻辑块包含4~20个宏单元,每个宏单元一般由乘积项阵列、乘积项分配和可编程寄存器构成。每个宏单元有多种配置方式,各宏单元也可级联使用, 因此可实现较复杂组合逻辑和时序逻辑功能。对集成度较高的CPLD,通常还提供了带片内RAM/ROM的嵌入阵列块。可编程互连通道主要提供逻辑块、宏单元、输入/输出引脚间的互连网络。输入/输出块(I/O块)提供内部逻辑到器件I/O引脚之间的接口。 FPGA :FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA 器件属于专用集成电路中的一种半定制电路,是可编程的逻辑列阵,能够有效的解决原有的器件门电路数较少的问题。FPGA 的基本结构包括可编程输入输出单元,可配置逻辑块,数字时钟管理模块,嵌入式块RAM,布线资源,内嵌专用硬核,底层内嵌功能单元。由于FPGA具有布线资源丰富,可重复编程和集成度高,投资较低的特点,在数字电路设计领域得到了广泛的应用。 FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个概念,内部包括可配置逻辑模块CLB(Configurable Logic Block)、输入输出模块IOB(Input Output Block)和内部连线(Interconnect)三个部分。现场可编程门阵列(FPGA)是可编程器件,与传统逻辑电路和门阵列(如PAL,GAL及CPLD器件)相比,FPGA具有不同的结构。FPGA利用小型查找表(16×1RAM)来实现组合逻辑,每个查找表连接到一个D触发器的输入端,触发器再来驱动其他逻辑电路或驱动I/O,由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块,这些模块间利用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的,存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式,并最终决定了FPGA所能实现的功能,FPGA允许无限次的编程。 图1 :FPGA的基本结构图 FPGA在安防,工业等领域有着比较广泛的应用,比如安防领域的视频编码解码等协议在前端数据采集和逻辑控制的过程中可以利用FPGA处理。工业领域主要采用规模较小的FPGA,满足灵活性的需求。另外,由于 FPGA具有比较高的可靠性,因此在军工以及航天领域也有比较广泛的应用。未来,随着技术的不断完善,相关工艺将会完成升级改造,在诸多新型行业比如大数据等,FPGA将会有更为广泛的应用前景。伴随5G网络的建设,会大量应用FPGA,人工智能等新型的领域也会更多的用到FPGA。 目前用CPLD(复杂可编程逻辑器件)和 FPGA(现场可编程逻辑阵列)来进行ASIC设计是最为流行的方式之一,它们的共性是都具有用户现场可编程特性,都支持边界扫描技术,但两者在集成度、速度以及编程方式上具有各自的特点。

    2024-03-28 17:41

  • 芯海的CSCE2010 MCU可以使用Keil5开发吗?

    芯海的CSCE2010 MCU是Cortex-M0内核的,可以使用Keil5开发吗?

    2024-03-28 17:26

  • 包含具有多种类型信息的3D模型

    1982年,Gábor Bojár开始使用类似于1975年的建筑描述系统技术来开发建筑信息软件。随后,1984年Bojár发布了用于Apple Lisa操作系统的Graphisoft的Radar CH。该软件技术被称为ArchiCAD于1987年重新推出,这是第一个能够在个人计算机上运行的建筑信息建模软件。 建筑工程师在建筑物和其他结构的设计中使用应用和理论信息以及建筑元素。他们必须设计经济、安全和高效的建筑系统,让居住者能够拥有可持续、弹性舒适且符合人体工程学的建筑。建筑信息模型 (BIM) 是建筑工程师在建筑物和其他结构设计中使用的一种3D建模过程。BIM软件提供了一个基于模型的文件格式流程,其中包含具有多种类型信息的3D模型,例如时间、成本、材料属性、几何形状、施工进度、热属性等。 BIM在AEC领域中发挥着重要作用。BIM文件允许AE提供项目中所有信息的视图,其效果和精度超越了三维视图。事实上,AE可以在将3D BIM模型元素与时间因素联系起来后创建4D模型,从而更广泛地进行产品的可视化预览,更精确地分析建筑项目的实施进度。 以下五个BIM软件平台是目前最受行业用户欢迎的 Autodesk® Revit® : Autodesk Revit的功能可有效协调所有项目合作伙伴,包括建筑师、设计师、承包商和项目经理。在Revit模型中所做的设计更改将为所有用户自动更新,确保整个项目设计协调可靠。Autodesk Revit 软件可以创建信息丰富的模型,使建筑师、工程师和施工公司能够实时高效地协作,从而在整个设计和开发过程中尽早做出正确决策。 Tekla® Structures : Tekla由行业领导者Trimble公司开发,提供丰富数据的建筑模型,可以提高生产力,促进跨学科的协作,并最大限度地减少模型数据的错误率。 Tekla Structures基于钢结构建模软件Xsteel,专注于钢结构和建筑设计,并结合其他建筑材料,如木材、混凝土和其他材料,用于整个建筑或施工的围护结构。 ArchiCAD® : ArchiCAD被称为“BIM软件中的瑞士军刀”。其综合项目设计能力和简单的用户界面在建筑师、设计师、工程师、城市规划者中非常受欢迎。ArchiCAD将建筑师、工程师和其他利益相关者联合在一个共享模型中,以提供具有增强协作的集成设计工作流程。是初学者更易于管理的BIM软件平台之一。 Vectorworks Architect® : Vectorworks Architect是一个一体化的程序,为构建和测试设计草案提供了一种简单有效的方法。在构建时充分考虑到了建筑师的设计流程,是业界顶级的BIM软件程序之一。它 的BIM软件结合了一些最佳的绘图、建模和文档功能,为建筑师和设计团队提供了跳出框框思考和工作的工具。允许用户在实时生成图纸和安排项目组件的同时概念化和编辑项目,提供数据管理和基于算法的工作流程解决方案。 ALLPLAN : ALLPLAN的3D BIM设计平台专注于整个设计建造过程。建筑师和工程师可以使用ALLPLAN将设计和施工过程中的所有项目阶段集成在一起。同时,还提供易于使用的数据交换,可在2D和3D工作方法之间快速切换,以提供具有程序精度的高质量信息。 其他常用于支持建筑信息建模的相关平台 Autodesk****的Navisworks®: Navisworks是一款项目审阅和协调软件,通过将进度与BIM对象关联起来,提高了BIM作为4D规划工具的项目协调性。Navisworks通过利用4D和5D仿真来帮助控制成本和进度。它通过动画处理方式,与仿真模型对象进行交互,能直接从项目模型创建和管理进度表,以及外部项目管理软件中导入成本项目和进度表。 SketchUp : 是一款用于设计和施工的3D建模软件。SketchUp的Pro Desktop是一个3D建模CAD程序,用于多种绘图和设计,涵盖建筑、土木和机械工程,以及室内设计、产品设计、景观建筑甚至游戏开发。它通常用于创建和编辑3D模型,同时提供与BIM工作流连接的功能。 AutoCAD® : 是BIM的推进器。它是最受欢迎的计算机辅助设计程序之一,是许多BIM平台不可或缺的一部分。AutoCAD具有独特的功能和库,可用于建筑、三维映射、机械设计等。 AutoCAD® BIM 360™ : 是一个基于云的施工数据管理环境。作为Autodesk Construction Cloud的一部分,BIM 360连接数据、工作流和团队。它具有2D 建模、3D绘图和冲突跟踪等功能,它可以充当设计和施工文档的存储库。它通过云技术访问数据,以实现项目各个方面的全面可见性。 **BIMcollab ** : 是一种云资源,可集中所有项目问题,并通过直观的功能和直观的报告提供清晰的概述。BIMcollab能设置项目截止日期并将任务分配给团队成员,当项目发生更改时,团队成员会收到实时通知。 **Rhino ** : 能与BIM工作流和其他插件集成,将产品数据和几何图形与BIM模型链接起来。它的插件允许导入和导出IFC格式文件,以便与其他AEC平台交换Rhino模型。 一座伟大的建筑是建筑师、工程师、设计师和承包商共同努力实现同一目标的产物。BIM软件有效地促进了所有利益相关方之间的开放式协作,并允许多种文件格式的导入和导出,例如XLS,DWG,SAF,RVT,DXF,EDF,SKP和PDF,还支持行业标准BCF和IFC技术,以及制造商自用的文件格式。 BIM的资源共享,可以让项目数据设计师,开发人员,承包商和所有其他利益相关者在统一规则下协同工作。有效地规划、设计、建造和管理建筑或基础设施项目的流程,以确保数据和程序的准确性和可访问性。

    2024-03-28 17:18

  • ssh连接

    Telne服务使用很方便,但是它是通过明文传递信息,所有安全性就不高,目前普遍使用的SSH(SecureShell)来进行远程管理 。SSH协议有SSH1和SSH2两个版本,他们使用管理不同的协议和实现,二者互不兼容。SSH2比SSH1在安全性,功能和性能 上提高了很多,所以目前被广泛使用的SSH2。 1.SSH服务器的安装 Linux下广泛使用免费的OpenSSH程序来实现SSH协议,OpenSSH同时支持SSH1和SSH2协议。 目前几乎所有的Linux发行版捆绑了OpenSSH,RedHat也不例外,默认RedHat的安装程序会将OpenSSH服务和客户程序安 装在系统上。请使用下面的命令检查系统是否已经安装了OpenSSH服务: rpm-qa | grepopenssh 如果系统还没有安装OpenSSH服务,可以把RedHatAS4的第2张安装光盘,放入光盘进行装载,然后安装其包含ssh关键字的 5个包。 2.SSH服务的管理 (1)启动、停止、重新启动SSH服务 /etc/init.d/sshdstart /etc/init.d/sshdstop /etc/init.d/sshdrestart (2)自动启动SSH服务 如果需要让SSH服务随系统启动而自动加载,可以执行“ntsysv”命令启动服务配置程序,找到“sshd”服务,然后在其前面 加上“*”星号,确定即可。

    2024-03-28 16:38

  • 6678通过pcie进行boot时,PC无法写bar空间

    我使用windriver开发了pcie的驱动,可以通过windriver看到分配的bao0和bar1空间,其地址范围对应的是DDR3的空间,此时出现问题:可以通过windriver对bar0 和 bar1进行读操作,但是无法写入。猜测这是由于DDR未初始化导致的。我的使用pcie的目的是,通过pcie将程序搬移到6678中,不需要ccs进行配置ddr或者bar空间,请问这种情况下怎么办呢?想到的方法的是主机分配bar时不分配到DDR3,分配到其他可直接读写的位置,但是从网上没查到相关的资料,各位大佬有什么建议吗?

    2024-03-28 16:06

  • 鸿蒙原生应用开发-ArkTS语言基础类库多线程并发概述

    并发模型是用来实现不同应用场景中并发任务的编程模型,常见的并发模型分为基于内存共享的并发模型和基于消息通信的并发模型。 Actor并发模型作为基于消息通信并发模型的典型代表,不需要开发者去面对锁带来的一系列复杂偶发的问题,同时并发度也相对较高,因此得到了广泛的支持和使用,也是当前ArkTS语言选择的并发模型。 由于Actor模型的内存隔离特性,所以需要进行跨线程的数据序列化传输。 一、数据传输对象 目前支持传输的数据对象可以分为普通对象、可转移对象、可共享对象、Native绑定对象四种。 1.普通对象 普通对象传输采用标准的结构化克隆算法(Structured Clone)进行序列化,此算法可以通过递归的方式拷贝传输对象,相较于其他序列化的算法,支持的对象类型更加丰富。 序列化支持的类型包括:除Symbol之外的基础类型、Date、String、RegExp、Array、Map、Set、Object(仅限简单对象,比如通过“{}”或者“new Object”创建,普通对象仅支持传递属性,不支持传递其原型及方法)、ArrayBuffer、TypedArray。 2.可转移对象 可转移对象(Transferable object)传输采用地址转移进行序列化,不需要内容拷贝,会将ArrayBuffer的所有权转移给接收该ArrayBuffer的线程,转移后该ArrayBuffer在发送它的线程中变为不可用,不允许再访问。 // 定义可转移对象 let buffer = new ArrayBuffer(100); 3.可共享对象 共享对象SharedArrayBuffer,拥有固定长度,可以存储任何类型的数据,包括数字、字符串等。 共享对象传输指SharedArrayBuffer支持在多线程之间传递,传递之后的SharedArrayBuffer对象和原始的SharedArrayBuffer对象可以指向同一块内存,进而达到内存共享的目的。 SharedArrayBuffer对象存储的数据在同时被修改时,需要通过原子操作保证其同步性,即下个操作开始之前务必需要等到上个操作已经结束。 // 定义可共享对象,可以使用Atomics进行操作 let sharedBuffer = new SharedArrayBuffer(1024); 4.Native绑定对象 Native绑定对象(Native Binding Object)是系统所提供的对象,该对象与底层系统功能进行绑定,提供直接访问底层系统功能的能力。 当前支持序列化传输的Native绑定对象主要包含:Context和RemoteObject。 Context对象包含应用程序组件的上下文信息,它提供了一种访问系统服务和资源的方式,使得应用程序组件可以与系统进行交互。RemoteObject对象的主要作用是实现远程通信的功能,它允许在不同的进程间传递对象的引用,使得不同进程之间可以共享对象的状态和方法,服务提供者必须继承此类。 二、TaskPool和Worker ArkTS提供了TaskPool和Worker两种并发能力供开发者选择,其具体的实现特点和各自的适用场景存在差异。 本文参考引用HarmonyOS官方开发文档,基于API9。

    2024-03-28 14:35

  • CST92F25系列问题集

    1.问:P01 引脚作为数字外设输入输出功能时无法使用收不到数据? 答: P01 无法作为IOMUX 功能,不能配置为数字外设复用功能。 2.问:当在P23引脚输入或输出一个高于10KHz 信号时会造成蓝牙广播间隔不正常、连接不稳定? 答: P23 引脚内部通过开关与RF 中频信号相连,该开关隔离度不足导致高频信号会干扰到RF信号,因此该引脚上不能出现高于10KHz 的信号,否则会影响RF 接收性能。 3.问:BOOT0、BOOT1、BOOT2 有哪些组合,这些组合分别对应哪些工作模式? 答: 芯片有正常工作、烧录、芯片测试三种模式。 1、BOOT0、BOOT1、BOOT2 引脚内部默认开启下拉,当引脚悬空时,默认为输入低电平。对于未引出BOOT1、BOOT2 引脚的封装,该引脚悬空 2、当芯片已经处于正常工作模式下,若BOOT0/BOOT1/BOOT2 引脚状态变化为“芯片测试模式”组合状态,此时芯片将自动进入芯片测试模式 4.问:当芯片供电电源不稳定,纹波较大时偶尔会导致异常复位? 答: 芯片工作电源VDD 最大允许纹波电压为0.6V ,当电源波动上升沿上升速率超过0.6V/100us,芯片将发生复位。 5.问:芯片电源正常,BOOT0 拉高时复位芯片,P09引脚没有打印cmd>>:,无法烧录程序? 答: 芯片焊接正常,测量电源也正常但BOOT0 拉高后复位芯片没有打印进入烧录模式时,此时应检查以下几点 1)外部16M 晶振是否正常起振 2)BOOT1 与BOOT2 是否为低电平 6.问:P02、P03引脚为SWD接口,硬件设计上需要注意哪些? 答:P02、P03 在烧录模式及上电后默认为SWD 功能,在硬件设计时有使用到这两个引脚的其他功能时需要注意在上电至用户软件配置该引脚功能期间为SWD 功能,引脚状态为低电平,应尽量避免低电平有效的功能设计。 问:P09、P10引脚为串口烧录接口,硬件设计上需要注意哪些? 答:P09、P10 在烧录模式为UART 功能,在硬件设计中有使用到这两个引脚时,需要注意烧录模式的影响,避免外部信号影响烧录模式的使用。建议该两个引脚使用时作为输出功能。 8.问:ADC 信号范围与输入阻抗是多少?硬件设计上需要注意哪些? 答:ADC 两种模式的信号范围与输入阻抗如下: 1)旁路Bypass 模式:0V≤Vin≤0.8V,Rin>10MΩ。 2)衰减Attenuation 模式:0≤Vin≤VDD,Rin=18.87KΩ(内部采用 14.15KΩ与 4.72KΩ电阻分压网络,实现信号 1/4 衰减。芯片内部电阻绝对误差约为±15%,相对误差约为±1%。绝对误差不影响ADC 精度,相对误差会影响ADC 精度)。在对3.7V 锂电池电压测量时建议采用旁路模式,推荐如下电路: 9.问:ADC 内部参考电压多少?ADC 引脚是否可以同时分别配置旁路模式与衰减模式? 答:ADC 模块使用内部0.8V 参考电压;每个引脚独立配置,可将不同引脚同时配置成不同模式。ADC 引脚不可随意映射,只有P11、P14、P15、P20、P23、P24 六个引脚可配置为ADC输入。 10.问:芯片的 GPIO 强上拉与普通上拉有什么区别? 答:强上拉电阻值为150k,弱上拉电阻值为1M,下拉电阻值为100k。 11.问:芯片的外接 DCDC 电感怎么选型? 答:外接DCDC 电感选用10uH,要求额定电流要大于300mA。 12.问:芯片的电源需要添加限流电阻? 答: 串联10Ω电阻作为限流电阻,防止 EOS 烧毁。 13.问:使用 Keil 下载或调试时提示检测不到设备? 答:当芯片休眠或用户程序将P02、P03 引脚配置为其他功能时,该引脚处于非SWD 功能keil 识别不到芯片,此时把芯片BOOT0 拉高后复位芯片使芯片进入烧录模式后该管引脚会重新配置为SWD 功能,之后可使用keil 正常下载或调试设备。 14.问:将系统主频设置到 RC32M 时代码可正常运行有LOG 输出,但手机无法搜索到蓝牙广播? 答:芯片MCU 主频支持16M、RC32M、DBL32M、48M、64M,但只有使用外部晶振16M ,DBL32M,DLL48、DLL64M 才能发射正常蓝牙数据。 15.问:没有挂载外部低速晶振时软件上是否有某些配置需要更改? 答: 系统休眠高速晶振停止运行,系统采用低速时钟进行定时唤醒。如果未挂载外部低速晶振,在程序中需要将DEFAULT_32K_CLK_SRC 宏定义改为1(CLK_32K_RCOSC),使用内部RC 振荡器。 16.问:软件设置的发射功率与芯片实际发射功率不匹配? 答: 需检查硬件是否使用内部DCDC(外部需要采用电感与电容,实现Buck 电源转换),若未使用DCDC 宏定义CFG_DCDC_ENABLE 应设为0,使用了DCDC 电路则设为1。 17.问:使用 keil 下载程序时keil 提示校验失败? 答: 需检查keil 烧录算法是否配置正确,如下两点: 1)检查烧录算法《CST92F25.FLM》是否放置到keil 安装目录:Keil_v5\\\\ARM\\\\Flash 2)检查Keil 中配置页内容是否如下图 18.问:该芯片采用 xip 运行与ram 运行混合方式,中断函数及flash 操作函数运行位置有哪些注意事项? 答:该芯片采用xip 运行与ram 运行混合方式,一部分代码采用xip 运行,一部分代码上电时会加载到ram 中运行,用户可通过修改.sct 文件自由配置哪些代码在ram 中运行,需要注意的是上电部分、中断处理、flash 操作这几类代码需要放在ram 中运行。 19.问:SRAM 在休眠时有哪些配置注意事项? 答: 该芯片SRAM 总大小为64KB,分为一块32KB,两块16KB,为了降低休眠功耗,可配置休眠时保持哪些块,未配置休眠保持的块唤醒后该区域SRAM 内容将丢失导致程序运行异常,目前SDK 默认休眠保持所有块。 20.问:GPIO 中断,是否可以配置双边沿触发,如何配置? 答:可以同时配置上升沿、下降沿触发中断,调用HalGpioRegister 函数注册上升沿及下降沿回调函数即可在回调函数中收到上升沿、下降沿中断。 21.问:系统时钟最高多少?哪几种频率的主频有蓝牙广播? 答: 芯片MCU 主频支持16M、RC32M、DBL32M、48M、64M,主频最高64M,但只有使用外部晶振16M,DBL32M,DLL48、DLL64M 才能发射正常蓝牙数据。 22.问:如何获取芯片 MAC地址,具体存放在FLASH 哪个位置? 答:可通过以下两种方法获取MAC 地址 1)通过接口GAPRole_GetParameter(GAPROLE_BD_ADDR, buf)获取MAC 地址,该接口需要在协议栈初始化完成的前提下才能正常获取到。 2)通过接口LL_ReadBDADDR(buf)获取MAC 地址,该接口需在LL_Init 完成后才能正确获取到MAC 地址。 3)通过读取FLASH 中0x1000、0x1004 地址获取芯片出厂MAC 地址,读取FLASH 中0x4000、0x4004 地址获取用户烧录MAC 地址。 23.问:有几种低功耗模式,分别有什么区别? 答: 有以下几种功耗模式 1)全速运行模式,该模式只需要配置CFG_SLEEP_MODE 宏定义为PWR_MODE_NO_SLEEP 即可实现,该模式下MCU 全速运行,该模式下功耗较大。 2)蓝牙低功耗模式,该模式只需要配置CFG_SLEEP_MODE 宏定义为PWR_MODE_SLEEP 即可实现,该模式下MCU 间歇运行、RAM 可配置全部保持或部分块保持,RTC 保持运行、蓝牙可广播,该模式下功耗较低。 3)standby 模式,该模式只需调用函数hal_pwrmgr_enter_standby 进入,该模式下MCU 停止运行、RAM 可配置全部保持或部分块保持,RTC 不运行、蓝牙不可广播,GPIO 输出状态保持,可配置GPIO 引脚快速唤醒,唤醒后将进入wakeupProcess_standby 函数,不需要重新加载代码,唤醒速度较快,该模式下只有RAM 功耗13uA。 4)poweroff 模式,该模式只需调用hal_pwrmgr_poweroff 函数进入,该模式下RTC 不运行、蓝牙不可广播,GPIO 输出状态保持,可配置GPIO 引脚唤醒,唤醒后将发生硬件复位重新加载代码,唤醒速度较慢,该模式下功耗0.7 uA。 24.问:PWR_MODE_SLEEP 模式,初始化过的外设需要如何处理? 答: PWR_MODE_SLEEP 模式下,OSAL 系统会管理外设,休眠时会关闭外设,唤醒后会重新打开外设,用户不需要休眠前关闭外设,唤醒后重新初始化外设,只需在上电后初始化一次即可。

    2024-03-28 14:22

  • DigiPCBA账号如何注销?

    DigiPCBA账号如何注销?

    2024-03-28 14:21

  • cmos的slvs-ec协议40针引脚该如何连接到xilinx a7开发版上?

    我有一块集成了sony的cmos的板子,cmos的图像数据走的是SLVS-EC协议,数据走的是0.4mm间隔的40针的接口,如图: 请问这个接口该如何接线到xilinx的a7板子,该买什么规格的飞线? 我是FPGA开发新手,虚心请教,已经在网上查了两天没找到合适的接线,故到论坛提问,如有大佬能赐教,我感激不尽!

    2024-03-28 14:19